CLIPPEDIMAGE= JP404116929A

PAT-NO: JP404116929A

DOCUMENT-IDENTIFIER: JP 04116929 A

TITLE: MANUFACTURE OF THIN-FILM SEMICONDUCTOR DEVICE

PUBN-DATE: April 17, 1992

INVENTOR-INFORMATION:

NAME

9 . A.J

IWAMATSU, SEIICHI

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY

N/A

APPL-NO: JP02237335

APPL-DATE: September 7, 1990

INT-CL (IPC): H01L021/306; H01L021/02; H01L021/304

;H01L021/308 ;H01L021/336

;H01L029/784

US-CL-CURRENT: 438/FOR.485

ABSTRACT:

PURPOSE: To provide a thin-film semiconductor device with a 1-10μm thick Si substrate by grinding the Si substrate, where a semiconductor device is made on a boron-diffused buried layer from the other main surface, and removing it by etching in aqueous KOH solution with the boron-diffused layer as a stopper.

CONSTITUTION: By forming a semiconductor device on the silm 3 formed on the boron-diffused buried layer 2 on one main face of an Si substrate 1, and grinding and removing the substrate from the other main face by etching using the aqueous KOH solution with the layer 2 as a stopper, a

film semiconductor where the thickness of the Si substrate is below 10μm and at approximately 1μm can be made.

COPYRIGHT: (C) 1992, JPO&Japio

	Туре	Hits	Search Text		
1	IS&R	472	(438/977).CCLS.		
2	BRS 1538802		lapping or polish\$3 or grind\$3 or CMP or thin or thinning		
3	BRS	391	((438/977).CCLS.) and (lapping or polish\$3 or grind\$3 or CMP or thin or thinning)		
4	IS&R	316	(438/690).CCLS.		
5	IS&R	1397	(438/692).CCLS.		
6	BRS	278	((438/690).CCLS.) and (lapping or polish\$3 or grind\$3 or CMP or thin or thinning)		
7	BRS	1369	((438/692).CCLS.) and (lapping or polish\$3 or grind\$3 or CMP or thin or thinning)		
8	BRS	7	(((438/692).CCLS.) and (lapping or polish\$3 or grind\$3 or CMP or thin or thinning)) and (diffused adj layer)		
9	BRS	0	(((438/692).CCLS.) and (lapping or polish\$3 or grind\$3 or CMP or thin or thinning)) and IGBT		
10	IS&R	122	(438/959).CCLS.		
11	IS&R	113	(("438/for.485.ccls.")).CCLS.		
12	BRS		(lappiing or polish\$3 or grind\$3 or CMP) with (thickness\$3) with (device\$3 or circuit\$3)		
13	BRS	30	((lappiing or polish\$3 or grind\$3 or CMP) with (thickness\$3) with (device\$3 or circuit\$3)) and IGBT		

	DBs	Time Stamp		
1	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 13:33		
2	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 13:34		
3	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 14:42		
4	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 14:43		
5	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 14:43		
6	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 15:22		
7	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 15:22		
8	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 15:24		
9	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 15:24		
10	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 15:24		
11	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 15:52		
12	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 15:57		
13	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM_TDB	2003/03/22 15:57		

19日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平4-116929

@Int. Cl. 5	識別記号	庁内整理番号	@公開	平成4年(1992)4月17日
H 01 L 21/306 21/02 21/304 21/308 21/336 29/784	3 3 1 B	7342—4M 8518—4M 8831—4M 7342—4M		

9056-4M H 01 L 29/78 3 1 1 Y 審査請求 未請求 請求項の数 1 (全 2 頁)

❷発明の名称 薄膜半導体装置の製法

②特 願 平2-237335

②出 願 平2(1990)9月7日

⑫発 明 者 岩 松 誠 一 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

団出 願 人 セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

明 細 甞

1. 発明の名称

群膜半導体装置の製法

2.特許請求の範囲

81基板の一主面のポロン拡散極込層上に形成された81膜に半導体装置が形成され、前記81 基板の心の主面から研削及び前記ポロン拡散埋込 層をストッペーにして80日水溶液によるエッチング除去を行なう事を特徴とする薄膜半導体装置の製法。

3.発明の詳細な説明

〔避業上の利用分野〕

本発明は脊膜半導体装置の製法に関する。

〔従来の技術〕

従来、S1半導体製量はS1ウェーへの厚さ約625μm程度を400μm乃至100μm程度

化迄裏面研削 研磨して用いる事はあった。

(発明が解決しようとする蘇盟)

しかし、上記従来技術によると 8 1 膜厚を 1 0 0 p = 以下に辞数化出来ないと云う課題があった

本発明は、かかる従来技術の譲重を解決し81 ・課題半導体装置の81展原を10 μ = 以下、1 μ = 程度にでも辞型化出来る製法を提供する事を目 的とする。

(課題を解決するための手段)

上記課題を解決するために本発明は存襲半導体 装置の製法に関し、S1基板の一主面のボロン拡 数据込層上に形成されたS1膜に半導体装置を形成し、前記S1基板の他の主面から研削及び前記 ボロン拡散組込層をストッパにしたK0H水溶液 によるエッチング除去を行なう手段を取る事を基 本とする。

特別平4-116929 (2)

〔実施例〕 .

以下、実施例により本発明を辞述する。

第1 図は本発明の一実施例を示す薄膜半導体装 置の工程質の断面図である。 すなわち、(a) S 1 基板 1 の表面に高エネルギー・イオン打込み法 や、拡散風込み層形成後のエピタキシャル成長あ るいはポロン拡散層2をエピタキシャル法で形成 昔81度5もエピタキシャル法で形成する等して 、ポロン拡低層でを81ウェーへ全面又は一部分 に形成して、表面Si膜5にはフィールドSiOz 雌 4 。ゲート810。 膜 5 。ゲート電極 6 。ソー スァッドレイン8。層間Si0。膜9,AL電極 10年から成る半導体装置を形成し、()) 5 1 基板1の裏面からまず荒削りの研削を行ない。 В 1 膜厚を 5 0 μ~ 1 0 0 μ ж 程度に迄研削。研 磨等した後、EOB水溶板により、裏面のみをエ ッチングすると、ポロン拡散層2で、エッチング が停止し、薄膜半導体装置が形成できる。もし、 ポロン拡散層 2 を部分的に形成しておくと、ポロ ン拡散層2の存在する部分のみ、81薄膜が残存

5 … … ゲート8 1 0 g 膜

6 … … サート電極

7

. 8 ··· ··· ··· F レイン

10 ······· A 七電框

以上

出願人 セイコーエブソン株式会社 代理人 弁理士 鈴木喜三郎(他1名) し、その他の部分は S 1 が全てエッチングされるので、裏面からのアイソレーション (素子分離) ヤスクライブが可能となる。 更に半導体チップとしてスクライブ後、表面実装を行ない、チップ周辺をエポキシ樹脂等で固定後、裏面研削し、次でチップ形状のノズルを当てて E 0 B 水溶液でポロン拡散層 2 迄ジェット溶液流によるエッチングを行なう事もできる。

〔発明の効果〕

本発明により S 1 膜厚が 1 C μπ以下、 1 μπ 程度の薄膜半導体装置が提供できる効果がある。


4.図面の簡単な説明

第1 図は本発明の実施例を示す薄膜半導体装置の製造工程順の断面図である。

2 … … ポロン拡散層

5 ------- 5 1 膜

4 … … … フィールドS10。膜





第1図

(b)